xilinx ise10.1(硬（yìng）件設（shè）計軟件)

xilinx ise10.1是（shì）一（yī）款免費的硬件設（shè）計工具，可以用來（lái）設（shè）計仿真挺悠（yōu）閑，對電路進（jìn）行模擬測試。集成了（le）多種（zhǒng）硬件（jiàn）語言，功能非常（cháng）給力。需要（yào）的用戶歡迎（yíng）在綠色資源網下載安裝。

xilinx ise介（jiè）紹

ISE的全稱為（wéi）Integrated Software Environment，即“集成（chéng）軟件環境”，是Xilinx公司的硬（yìng）件設計工（gōng）具。相對容（róng）易使用（yòng）的、首屈（qū）一（yī）指的PLD設計環境 ！ISE將（jiāng）先進的技術與（yǔ）靈活性、易使用（yòng）性的圖形界麵結合（hé）在一起，不管您的經驗（yàn）如何，都讓您在（zài）最短的時間（jiān），以最少的努力，達到最（zuì）佳的硬件設計。xilinx ise 10.1版本不支持win8等係統，不過在xp係統上完（wán）美運行！

軟件特點

1.專門為解決設計人員所麵臨（lín）的時序收斂和生產力這兩大艱巨挑戰（zhàn）而開發（fā），支持在多台（tái）Linux主機上進行分布式處理，可（kě）在（zài）一天時間裏完成更多次（cì）實施（shī）過程。

2.包括設計輸（shū）入、仿（fǎng）真、綜合、布局（jú）布線、生成BIT文件、配置以及在（zài）線調試（shì）等，功（gōng）能非常強大。

3.在硬（yìng）件設計上應用非常廣泛（fàn），覆（fù）蓋（gài）從係統級（jí）設計探索、軟件開發（fā）和基於（yú）HDL硬件設計，直到驗證、調（diào）試和（hé）pcb設計集成的全部設計流程。

4.通（tōng）過（guò）利用（yòng）分布式處（chù）理和（hé）多種實施策略（luè），性能可以提升多達38%。SmartXplorer技術同時還提供了一些工具，允許（xǔ）用戶利（lì）用獨立的時（shí）序報告監控每個（gè）運行實例（lì）。

xilinx ise10.1功能（néng）介紹

1.綜合（Synthesis）

綜合是將行為和功能層次表達（dá）的電子係統轉化為低層（céng）次模（mó）塊的組合。一（yī）般來說，綜合是針對（duì）VHDL來說的，即（jí）將VHDL描述（shù）的模（mó）型、算法、行為和功能描述轉換為（wéi）FPGA/CPLD基本結構相對應的網（wǎng）表（biǎo）文（wén）件，即構成（chéng）對應（yīng）的映射關係。

2.驗證（Verification）

驗（yàn）證（zhèng）（Verification）包含綜合後仿真和功能仿真（Simulation）等。功能仿真就是對設計電路的邏輯功能進行（háng）模擬測試，看其是否滿足（zú）設計要求（qiú），通常是通過波形圖直（zhí）觀地（dì）顯（xiǎn）示（shì）輸入（rù）信號與輸出（chū）信號之間的關係。 綜合後仿真在針對（duì）目標（biāo）器件（jiàn）進行適配之（zhī）後進行，綜合後仿真接近（jìn）真實器件的（de）特性進行，能精確給出輸入與輸出（chū）之間的信號延時（shí）數據。

3.圖（tú）形或文本輸（shū）入（Design Entry）

圖形或文本輸入包括原理圖、狀態（tài）機、波形圖、硬（yìng）件描述語言（HDL），是工程設（shè）計的第（dì）一（yī）步，ISE集成的（de）設（shè）計工具主（zhǔ）要包括HDL編輯器（qì）（HDL Editor）、狀態機編輯器（StateCAD）、原理圖編輯器（ECS）、IP核生（shēng）成器（CoreGenerator）和測試激勵（lì）生（shēng）成器（HDL Bencher）等。